DICE-DZ3數(shù)字電路實驗臺，設計豪華氣派,主機提供了多種信號源;鎖緊插座;臺灣產(chǎn)面包板;正面印刷字符連線,反面按裝元器件,所有信號源頻率計等 電路全部由CPLD芯片和雙面板構成，所有器件均選用上等優(yōu)質(zhì)產(chǎn)品,使整機的品質(zhì)得到提高。由于正面沒有任何元件,從而能有效的降低和避免人為損壞的可 能,本機特點：使用方便,耐用,實驗項目靈活,可方便做數(shù)字模擬各類實驗。本實驗臺適用于高等院校及各類職業(yè)技術學?！稊?shù)字邏輯電路》、《數(shù)字電子技術基 礎》、《脈沖與數(shù)字電路》等課程的實驗教學。該產(chǎn)品為雙組實驗裝置，兩套對稱布置，功能相同，可二人或二組作相同或不同實驗。

系統(tǒng)組成
（1）電源 ：交流輸入：220V±10%，50H；
直流輸出：±12V/200mA ；5V/2A；1.8V；2.5V；3.3V。
（2）手動單脈沖電路：可同時輸出正負兩個脈沖，脈沖幅值為TTL電平。
（3）連續(xù)脈沖兩組，輸出均為TTL電平：A、固定頻率脈沖源7路：1HZ、1KHZ、10KHZ、100KHZ、250KHZ、500KHZ、1MHZ；B、頻率可調(diào)脈沖源：0~1MHZ連續(xù)可調(diào)方波。
（4）六位高精度數(shù)字頻率計 , 測量范圍：0-9.9999MHZ 誤差<1HZ（由CPLD芯片設計）
（5）邏輯電平的輸入與顯示：A、十六位獨立邏輯電平開關：可輸出“0”、“1”電平（為正邏輯）。B、十六位由紅色LED及驅(qū)動電路組成的邏輯電平顯示電路。
（6）數(shù)碼管顯示：6位由八段LED數(shù)碼管組成的BCD碼譯碼顯示電路；
（7）時序發(fā)生器及啟?？刂齐娐?。
（8）臺灣產(chǎn)面包板二塊(160*115mm)。
（9）20芯鎖緊插座7只，40芯鎖緊插座4只，可滿足各種IC芯片。
（10）各阻值電位器6只。
（11）提供多種固定值電阻和電容。
（12）CPLD/FPGA(可選擇不同公司型號芯片)所有I/O口全部開發(fā)，可在線下載我公司提供的集成器件庫和用戶自己編寫的EDA程序。并提供相關軟件和下載電纜。

☆提供示例實驗項目如下：
1．TTL集成邏輯門的參數(shù)測試與使用

2．CMOS集成邏輯門的測試

3．門電路的邏輯功能實驗

4．常用組合邏輯功能器件的測試

5．半加器、全加器及邏輯運算實驗

6、七人表決電路及血型檢測電路

7、RS觸發(fā)器的功能測試

8、JK、D觸發(fā)器邏輯功能及主要參數(shù)測試

9、三態(tài)輸出出發(fā)器及鎖存器

10、異步二進制計數(shù)器實驗

11、同步二進制計數(shù)器實驗

12、移位寄存器的功能測試

13、計數(shù)、譯碼、顯示電路實驗

14、555集成電路及應用

15、波形產(chǎn)生及單穩(wěn)態(tài)觸發(fā)器

16、序列檢測器的設計

17、D/A數(shù)模轉換器

18、A/D模數(shù)轉換器

19、可人工干預的交通燈控制器

20、數(shù)字電子鐘設計

21、數(shù)字頻率計

22、汽車尾燈控制實驗

23．EDA 器件開發(fā)設計實驗：

CPLD/FPGA芯片部分實驗：

（1）3×8譯碼器的設計

（2）編碼器的設計

（3）數(shù)碼轉換（二~十進制）及顯示

（4）算術運算（4位全法器的設計）

（5）四位并行乘法器

（6）存儲器設計（SRAM）

（7）設計基本觸發(fā)器（D，JK）

（8）設計74LS160計數(shù)器功能模塊

（9）狀態(tài)機電路設計

（10）可控脈沖發(fā)生器

（11）占空比可調(diào)信號發(fā)生器

（12）高精度頻率計設計

支持數(shù)控式實驗演示裝置及其它擴展實驗：（選配模塊）
閉環(huán)控制:

（1）機器人掃地雷

（2）刀庫捷徑選擇

（3）四層電梯

（4）四級傳送帶

（5）郵件分揀

（6）水塔水位控制

（7）交流電機Y/△起動

開環(huán)控制:

（8）交通信號燈

（9）步進電機

（10）舞臺燈

（11）LED顯示

（12）液體混合裝置

（13）八通道邏輯分析

（14）溫度壓力

（15）連線自檢。

 

注：DICE-DZ3數(shù)字電路實驗臺為開放式設計，可根據(jù)需要搭接各種類型實驗和開發(fā)電路，擴展出無數(shù)個實驗項目